5.always_comb
Tags
Verilog
Digital Circuits
Combinational Logic
AI summary
always_comb
用于描述复杂电路,内部只能包含赋值语句,允许使用控制语句如if
和case
。其特性包括内部覆盖性和对外原子性。case
语句可分为unique case
和priority case
,而for
语句则用于循环展开,需确保循环变量的上下界为常数。always_comb
可生成电路行为。电路语句(三):always_comb
always_comb用于描述复杂电路
always_comb内部每条语句都是赋值语句。不能出现电路语句。
always_comb内部描述电路行为。
always_comb有以下性质:
- 内部覆盖性
- 对外原子性
- 阻塞赋值
always_comb内部允许if,case等控制语句。
always_comb中的控制语句:case
case语句常用于描述选择器和译码器。
unique case
如果没列举所有情况且没有
default
,如何?priority case
always_comb中的控制语句:if和for
if
和for
是always_comb
中的常用语法。if
if
和else
用于条件判断。和
case
要有default
类似,在always_comb
中,if
也应有else
。for
for
在always_comb中,会被解释为循环展开。for
相关的语句:break
,continue
循环变量的上下界都应为常数。
for
和if
即可表示行为,也可生成电路。Loading...