EP2C8F256的官方原理图库存在问题
AI summary
在使用Altera的EP2C8F256原理图封装时,发现官方的Cadence库存在问题,导致无法生成网表。通过分析错误信息,发现管脚名中存在空格是导致问题的原因,修改后成功解决。官方库也可能出现错误,类似于之前使用STM32时遇到的问题。
Tags
FPGA Library Issues
Netlist Generation Errors
Cadence Schematic Troubleshooting
Last edited by
Last edited time
Sep 23, 2024 02:29 PM
在绘制电路原理图时,FPGA器件的管脚非常多(少则200多个,多则上千个),手工一不小心就可能出错。Altera提供了其所有器件的Cadence原理图和PCB的封装库,可以到http://www.altera.com.cn/download/board-layout-test/pcb/pcb-cadence.html下载。
然而,官方的Cadence库也存在一些问题:我在使用Altera的EP2C8F256原理图封装时,居然倒不出网表。通过查看日志文件的“错误信息”,
根据错误信息提示,我找到pstxnet.dat文件的3422行:
这是网表数据文件,和上下文对比分析下就想到了:Cadence原理图封装的管脚号中不能含有空格,就是因为3422行的Cadence网络名存在空格才无法生成网表,
问题找到了,于是修改了下EP2C8F256的第G个Part的管脚名就好了。
唉,官方的库也是人做出来的,总免不了也有出错的时候!回想起当初刚使用STM32的时候,STM32的库不也是各种问题吗?
Loading...