SystemVerilog
该文档是关于SystemVerilog的学习笔记，包含基础知识和实验内容。
type
Post
status
Published
date
Sep 3, 2024
slug
systemverilog-studying-notes
summary
该文档是关于SystemVerilog的学习笔记，包含基础知识和实验内容。
tags
推荐
电子电路
category
学习笔记
icon
password
SystemVerilog Basics
Name
Tags
AI summary
SystemVerilog Syntax
Combinational Logic
Hardware Description Language
本文介绍了SystemVerilog的语法，包括二进制运算符、always语句、组合逻辑与时序逻辑的区别、模块化设计、以及高级用法如typedef、struct、enum和interface等。强调了电路语句与赋值语句的不同，提供了实例和代码示例，帮助理解如何在硬件描述中实现复杂逻辑和电路设计。
Binary Representation
Digital Circuits
Verilog Coding
文档介绍了数字电路中的二进制，包括常量和变量的定义，以及组合和位绑定的示例，使用了Verilog代码表示法。
Operator Types
Bit Manipulation
Assignment Statements
本文介绍了基本运算符及其用法，包括与、或、非、异或、加减、条件运算、移位运算和比较运算符。还讨论了缩位运算符和赋值语句的规则，强调赋值语句中变量和表达式的位数匹配的重要性，并指出电路语句将在后续内容中讨论。
Digital Circuits
Combinational Logic
Verilog Programming
assign语句用于描述电路的一部分，适用于简单组合电路，其基本形式为assign 赋值语句;，例如assign c = a & b;，适合已有电路图或逻辑表达式的组合电路。Circuit Design
Hierarchical Design
Code Reusability
文档介绍了电路语句中的元件例化，强调了层次化设计、功能区分和代码复用。提供了一个加法器模块的声明示例及其例化方式，展示了如何使用Verilog进行电路设计。
Verilog
Digital Circuits
Combinational Logic
always_comb用于描述复杂电路，内部只能包含赋值语句，允许使用控制语句如if和case。其特性包括内部覆盖性和对外原子性。case语句可分为unique case和priority case，而for语句则用于循环展开，需确保循环变量的上下界为常数。always_comb可生成电路行为。Digital Logic Design
Verilog Programming
Hardware Description Language
always_ff用于描述触发器，能够实现复杂逻辑。示例代码展示了如何在时钟上升沿和复位条件下更新状态，并强调在编写代码时应参考状态方程。Verilog Typedef
Digital Design
Custom Data Types
本文介绍了Verilog中的自定义类型
typedef，包括基本用法、结构体(struct)、枚举(enum)和联合(union)的定义与应用。通过typedef，程序员可以更方便地管理变量类型，增强代码可读性和可维护性。Parameter Usage
Verilog Syntax
Module Design
引入参数
parameter可以提高模块代码的复用性，解决现有模块设计语法缺乏灵活性的问题。示例中展示了如何使用parameter定义加法器模块及其在不同上下文中的应用，包括全局常量声明。Precompilation Commands
C Language
SystemVerilog
文档介绍了C语言和SystemVerilog中的预编译命令，包括如何使用头文件、宏定义和条件编译。预编译命令可以提高代码的可读性，配置参数，生成不同电路，以及封装功能。
Abstract Interface
Verilog Syntax
Circuit Design
高级语法中的抽象接口（interface）可以解决元件例化语句无法明确输入输出信号的问题，并优化模块接口的复用和修改。其语法形式与模块相似，能够减少源代码量，但Verilator目前不支持该语法。
SystemVerilog Experiments
Name
Tags
AI summary
Digital Logic Importance
Hardware Programming
Computer Science Education
本文介绍了数字逻辑在计算机专业学习中的重要性，强调其作为现代信息技术基础的角色。数字逻辑不仅为后续专业课程打下基础，还对硬件编程和系统设计至关重要。随着计算机领域对系统能力的重视，理解数字逻辑变得愈发重要，未来的程序员也需掌握硬件知识。
Software Installation
Hardware Development
SystemVerilog
本文介绍了Vivado 2018.3的安装流程，包括注册Xilinx账户、下载安装包、安装步骤以及如何将二进制文件加载到实验板上。课程将教授如何使用硬件描述语言（如SystemVerilog和Chisel）实现专用硬件功能和调试硬件。
Hardware Design
SystemVerilog
Vivado Workflow
本文介绍了日本开发流程中的硬件代码生成bit文件的步骤，包括在Vivado中创建项目、添加源文件、生成bitstream以及将其烧写到实验板上。此外，简要介绍了硬件描述语言（HDL）及其与实际硬件的关系，重点讲解了SystemVerilog的基础语法，包括变量声明、常量、模块定义及运算符的使用。
Simulation Techniques
Digital Logic Design
Debugging Methods
本文档介绍了数字逻辑与部件设计中的仿真流程，强调了使用仿真语法进行高效调试的重要性。仿真文件以无输入输出端口的模块为顶层，使用
#延时语法和initial语句生成输入激励信号，并检查模块信号。常用的系统函数包括$display、$time和$finish，而task用于执行顺序操作，常用于结果检查。SystemVerilog
Hardware Description
Digital Logic
SystemVerilog语法包括变量（如logic）、常量、操作符、assign语句、模块和元件例化、always_comb和always_ff代码块等。它支持组合逻辑和时序逻辑的描述，提供了typedef、struct、enum和union等类型定义，允许模块参数化以提高复用性。
Decoders And Encoders
Digital Logic Design
High Low Level Signaling
本文介绍了译码器和编码器的基本概念，包括高电平有效和低电平有效的约定，以及2-4译码器和4-2编码器的工作原理和真值表。高电平有效的约定用于实验，展示了不同输入条件下的输出结果。
SystemVerilog
DigitalDesign
CircuitDescription
文档介绍了SV语法中的
always_comb、unique case和priority case。always_comb用于描述复杂电路，语句在begin end中串行执行，左边为输出，右边为输入。unique case和priority case用于条件选择，分别处理唯一和优先情况。Decoder And Encoder
Digital Logic Design
Circuit Design
实验一涉及译码器和编码器的设计，包括设计4-16译码器、5-32译码器、16-4普通编码器和16-4优先编码器。实验要求参考真值表，增加使能功能，并在指定时间内提交实验报告和相关文件。
Decoding Applications
Encoding Techniques
Instruction Set Architecture
本实验旨在探讨译码与编码的应用，重点在于理解编码规则和实际操作。实验中将提供一种新的编码规则，参与者需对32位指令进行译码，输出相关信号，包括ALU运算信号、内存读写信号及跳转信号等。输出结果将为后续实验的输入信号。
Adder Design
Digital Circuits
Logic Operations
实验三涉及加法器及快速进位电路的设计，包括一位全加器的基本知识、输入输出信号及真值表。实验内容包括设计一位和二位全加器、一个4位行波进位加法器，以及一个含超前进位电路的4位加法器。
ALU Design
System Verilog Implementation
Arithmetic Logic Unit
本实验旨在设计算数逻辑单元（ALU），作为CPU的核心部件，实现多组算术和逻辑运算。实验基于前期实验的输出信号，设计一个具有四个输入和一个输出的ALU模块，使用System Verilog语言实现，重点关注正常计算，不考虑特殊情况。
Flip-Flops And Registers
Digital Electronics
System Verilog
实验五涉及触发器和寄存器的基本概念，包括D触发器的工作原理、状态转换表和激励表，以及寄存器的类型和功能。实验内容包括使用System Verilog描述D触发器、设计2位加法计数器、构建74LS175和描述74LS194双向移位寄存器。
Finite State Machines
System Verilog
Traffic Light Control
实验六涉及有限状态机的设计，要求使用System Verilog语言实现两个项目：一个摩尔状态机用于检测序列“1101”，以及一个交通灯控制器，需满足特定的灯光变化顺序和时间要求，并具备重置功能。
Loading...